9月7日，英國利物浦約翰摩爾大學(xué)博士Zhigang Ji來中國科學(xué)院微電子研究所進(jìn)行學(xué)術(shù)交流，并作了題為Advanced CMOS device characterization and modelling for reliability-aware device/circuit co-design的學(xué)術(shù)報告。微電子所青促會小組成員、微電子重點實驗室副研究員畢津順主持交流會。全所科研人員、研究生共40余人參加了交流會。

　　Zhigang Ji在報告中指出，隨著半導(dǎo)體制造結(jié)點越來越小，電路可靠性問題日益受到關(guān)注，電路/系統(tǒng)的可靠性問題和更高錯誤率對制造性設(shè)計的要求逐步提高，迫切需要優(yōu)化設(shè)計性能、可靠性、功耗和成本，而傳統(tǒng)的電路模型和表征技術(shù)已很難滿足要求。Zhigang Ji介紹了先進(jìn)互補金屬氧化物半導(dǎo)體（CMOS）器件在電路/系統(tǒng)中的可靠性設(shè)計和模型，以及一種改進(jìn)型缺陷中心框架及其與商業(yè)電路模擬器的集成。該框架已被實驗證明適合22納米以下結(jié)點技術(shù)。他詳細(xì)講解了利用該框架改進(jìn)和提高IMEC的先進(jìn)Ge/III-V器件的技術(shù)開發(fā)過程，并同與會人員就電路可靠性等領(lǐng)域進(jìn)行了熱烈的學(xué)術(shù)討論。

　　Zhigang Ji現(xiàn)任英國利物浦約翰摩爾大學(xué)高級講師，研究重點是先進(jìn)邏輯和存儲器件的退化現(xiàn)象和可靠性建模以及電路/系統(tǒng)的交互問題，先后發(fā)表期刊和會議論文60余篇，部分研究成果已被應(yīng)用到吉時利儀器產(chǎn)品。